آموزش مقاله آموزشی Vhdl

[Razavi]

VHDL یا Very High Speed Integrated Circuit Hardware
Description Language زبان توصيف سخت افزار است که می تواند فعاليت عمده خود را روی وسایل منطقی قابل برنامه ریزی (Programming Logic Devices: PLDs) و (Field Programmable Gate Arrays: FPGAs) یا پيچيده تر (CPLDs)
داشته باشد.
چند گونه از این زبان وجود دارد مانند VHDL,Verilog,Abel که در این مقاله آموزشی به VHDL پرداخته خواهد شد.
نرم افزارهای بسياری برای طراحی VHDL ساخته شده که یکی از آنها Active-VHDL از شرکت ALDEC می باشد که یادگيری آن بسيار ساده است.
گر چه VHDL توسط وزارت دفاع آمریکا به منظور اهداف نظامی توليد شد ولی به سرعت گسترش یافت و با یک استاندارد خاص (the Institute of Electrical and Electronic Engineers: IEEE ) مورد استفاده عموم قرار گرفت که IEEE به مرور از سال ١٩٨٧ تا ١٩٩٨ کامل شد.
زبان VHDL ابتدا به منظور شبيه سازی و مدل سازی و درک بيشتر مدارهای منطقی بوده است که توسط محققان عمل Synthesis یا سنتز به عنوان اتوماتيک کردن فرایند طراحی به آن اضافه شده است.
در فایل آموزش مقدماتی برای کار با VHDL را فرا می گیرید